数字电路与逻辑设计第7章-半导体存储器
(1) 将输入变量作为地址输入变量， 字线～Wn 与最小项相对应，绘出 2-1 与阵列。
(2) 位线作为逻辑函数的输出。根据 函数的最小项表达式列出线) 由真值表对照绘出或阵列。在或 阵列中，输入变量取值组合(最小项) 由字线表示，函数由位线由 字线与位线的交点表示。
随机存取存储器(Random Access Memory，RAM)：可在任何时刻随机地对任 意一个单元直接存取信息。是一种易失性 存储器，如果断电，则存储数据丢失。 可分为静态存取存储器(SRAM)和动态 存取存储器(DRAM)。
半导体存储器的性能可由存储容量和 存取时间这两个技术指标来衡量。 存储容量就是该存储器基本存储单元 的总数。一个有1024个基本存储单元的存 储器，其存储容量为1K(1K=1024bit)。
用PROM实现码组转换的阵列图及逻辑 符号图分别如图7-10所示，其中与门、或 门从略。
随机存储器也称随机存取存储器或随 机读/写存储器，简称RAM。RAM工作时可以 随时从任何一个指定的地址读、写信息。 RAM主要由地址译码器、存储矩阵和读/写 控制电路3部分组成，结构如图7-11所示。
存储器的容量用存储单元的数目来表 示，写成“字数乘位数”的形式。 有2n个字，字长为m，2n×m位。
ROM主要由地址译码器、存储矩阵和输 出缓冲器3部分组成，其基本结构如图74 所示。
每一条译码输出线Wi称为“字线”， 每当给定一个输入地址时，只有一条输出 字线Wi有效，该字线可以在存储矩阵中找 到一个相应的“字”，并将字中的m位信息 Dm-1～D0送至输出缓冲器。存储矩阵中的 “字”个数称为“字数”，读出Dm-1～D0的 每条数据输出线Di也称为“位线”
从组合逻辑结构来看，ROM中的与阵列 形成输入变量的所有最小项，即每一条字 线对应输入地址变量的一个最小项；或阵 列相当于由ROM实现的逻辑函数的真值表。 字线)，位线表示输出函数。
存储器的存取时间一般用读(写)周期 来描述，连续两次读(写)操作所间隔的最 短时间称为读(或写)周期。
为先入先出型顺序存取存储器，简称 FIFO(FirstInFirstOut)型SAM。 利用双向动态移存器还可构成先入后 出型顺序存取存储器，简称FILO(First InLastOut)型SAM，如图7-3(b)所示。
在实际应用中，当一片RAM的容量不能 满足设计要求时，往往需要用若干片RAM连 接成容量更大的存储系统。扩大容量的方 法分为位扩展和字扩展两种。
只读存储器(Read Only Memory，ROM)： 信息被事先固化到存储器内,可以长期保留， 断电也不丢失。在正常运行时，只能读出 信息，不能写入。只读存储器中又可分为 固定ROM、可编程ROM。
按制造工艺来分，半导体存储器分为 双极性和MOS型存储器。按存取方式分，半 导体存储器可以分为顺序存取存储器、只 读存储器和随机存取存储器3类。
读/写控制电路用于对电路的工作状态 进行控制。CS称为片选信号，当CS=0时， RAM工作，CS =1时，所有I/O端均为高阻状 态，不能对RAM进行读/写操作。R/W称为读 /写控制信号，R/W=1时，执行读操作，将 存储单元中的信息送到I/O端上；当R/W=0 时，执行写操作，加到I/O端上的数据被写 入存储单元中。
【例7-1】用PROM设计一个4位二进 制码转换为格雷码的代码转换电路。
地址译码器一般都分成行地址译码器 和列地址译码器两部分，行地址译码器将 输入地址代码的若干位A1～Ai译成某一条 字线有效，从存储矩阵中选中一行存储单 元；列地址译码器将输入地址代码的其余 若干位Ai1～An-1译成某一根输出线有效， 从字线选中的一行存储单元中再选中一位 （或n位)。
总之经行、列地址译码器译码，使相 应的存储单元与读/写电路和I/O(输入/输 出端)接通，以便对这些单元进行读/写操 作。
